

YH601S/YH601M 硬件

用户指南

文档版本 06

发布日期 2024-11-06

前言

概述

本文档提供芯片管脚列表、单板设计指导及关键器件选型指导建议，对客户如何成功实现芯片板级设计给出指导。

读者对象

本文档主要适用于以下工程师：

- 技术支持工程师
- 产品硬件开发工程师
- CAD 设计工程师

符号约定

在本文中可能出现下列标志，它们所代表的含义如下。

符号	说明
 危险	表示如不避免则将会导致死亡或严重伤害的具有高等级风险的危害。
 警告	表示如不避免则可能导致死亡或严重伤害的具有中等级风险的危害。
 注意	表示如不避免则可能导致轻微或中度伤害的具有低等级风险的危害。

符号	说明
 须知	用于传递设备或环境安全警示信息。如不可避免则可能会导致设备损坏、数据丢失、设备性能降低或其它不可预知的结果。 “须知”不涉及人身伤害。
 说明	对正文中重点信息的补充说明。 “说明”不是安全警示信息，不涉及人身、设备及环境伤害信息。

修改记录

文档版本	发布日期	修改说明
06	2024-11-06	- 更新 “1.3.6 ADC 管脚” 。 - 更新 “2.1.3 板级低功耗方案参考设计” 。
05	2024-03-22	- 更新 “2.2.1 板级时钟、2.2.3 RTC 时钟” 。 - 更新 “3.2 PCB 布局、3.3 电源走线注意要点、3.6 晶体设计指导、3.8 地处理” 。
04	2023-11-27	- 更新 “1.2 管脚数量统计” 。 - 更新 “1.3.4 上电检测管脚、1.3.5 时钟管脚、1.3.9 MIPI 信号管脚、1.3.13 数字管脚” 。 - 更新 “2 原理图设计指导” 。 - 新增 “2.4 UART 分配方案参考、2.6 接口参考设计” 小节。 - 更新 “3.3 电源走线注意要点、3.5 RF 设计指导、3.6 晶体设计指导” 。 - 新增 “5 热设计建议、6 焊接工艺建议、7 潮敏参数、8 关键器件选型” 四

文档版本	发布日期	修改说明
		个章节。
03	2023-07-20	更新 “3.4 通流参考” 。
02	2023-05-27	- 更新 “1.2 管脚数量统计” 。 - 更新 “1.3.2 RF 电源管脚” 。 - 更新 “1.3.4 上电检测管脚” 。 - 更新 “1.3.6 ADC 管脚” 。 - 更新 “1.3.8 音频电源管脚” 。 - 更新 “1.3.13 数字管脚” 。 - 更新 “2 原理图设计指导” 。 - 更新 “3 PCB 设计指导” 。 - 新增 “4 封装” 章节。 - 原理图、PCB 文档同步更新。
01	2022-12-20	第一次正式版本发布。

目 录

前言.....i

1 芯片管脚定义1

1.1 管脚类型说明 1

1.2 管脚数量统计 2

1.3 管脚描述..... 3

1.3.1 BT 接口 3

1.3.2 RF 电源管脚..... 3

1.3.3 PWR 电源管脚 4

1.3.4 上电检测管脚 5

1.3.5 时钟管脚..... 6

1.3.6 ADC 管脚 6

1.3.7 音频信号管脚 7

1.3.8 音频电源管脚 8

1.3.9 MIPI 信号管脚 8

1.3.10 数字电源管脚 9

1.3.11 MEM 电源管脚 10

1.3.12 GND 管脚..... 10

1.3.13 数字管脚.....11

2 原理图设计指导.....19

2.1 电源参考设计 19

2.1.1 芯片电源方案参考设计 19

2.1.2 芯片电源外围器件选型 23

2.1.3 板级低功耗方案参考设计 24

2.2 时钟参考设计	26
2.2.1 板级时钟	26
2.2.2 参考时钟	26
2.2.3 RTC 时钟	27
2.3 下载调测接口	27
2.4 UART 分配方案参考	28
2.4.1 无外设对接 UART	28
2.4.2 单外设对接 UART	28
2.4.3 双外设对接 UART	29
2.5 BT 射频参考设计	29
2.6 接口参考设计	30
2.6.1 GPIO 接口	30
2.6.2 QSPI 接口	30
2.6.3 I2C 接口	31
2.6.4 UART 接口	32
2.6.5 SPI 接口	33
2.6.6 EMMC 接口	34
2.6.7 SDIO 接口	34
2.6.8 MIPI 接口	35
2.6.9 PWM 接口	35
2.6.10 ADC 接口	35
2.6.11 I2S 接口	36
2.6.12 PDM 接口	37
2.6.13 模拟 AMIC 接口	37
3 PCB 设计指导	39
3.1 PCB 叠层	39
3.2 PCB 布局	39
3.3 电源走线注意要点	41
3.4 通流参考	46
3.5 RF 设计指导	48
3.6 晶体设计指导	49

3.7 其他信号约束	51
3.8 地处理	53
4 封装	59
4.1 概述	59
4.2 封装视图	59
5 热设计建议	64
5.1 极限工作环境	64
5.2 芯片结温要求	65
5.3 芯片封装热阻	65
5.4 电路热设计参考	66
6 焊接工艺建议	67
6.1 无铅回流焊工艺参数要求	67
6.2 混合回流焊工艺参数要求	70
7 潮敏参数	72
7.1 存放与使用	72
7.2 重新烘烤	73
8 关键器件选型	75
8.1 BUCK 功率电感及电容选型	75
8.2 带通滤波器选型	76
8.3 XO 选型	77
8.4 Nor Flash 选型	77
8.5 Nand Flash 选型	78
A 缩略语	79

插图目录

图 2-1 射频及模拟部分电源方案参考	19
图 2-2 数字及音频部分电源方案参考	20
图 2-3 BUCK 电路方案参考	21
图 2-4 显示、MEM、AON 部分电源方案参考	21
图 2-5 供电关系方案参考	22
图 2-6 上电检测方案参考	23
图 2-7 低功耗设计方案参考	25
图 2-8 外挂 Crystal 方案参考	26
图 2-9 SWD 调测接口设计参考	28
图 2-10 BT 射频方案参考	29
图 2-11 Nor Flash 参考设计	31
图 2-12 I2C 接口	32
图 2-13 UART 接口参考设计	32
图 2-14 SPI 接口设计参考	33
图 2-15 EMMC 接口设计	34
图 2-16 SDIO 接口参考	35
图 2-17 ADC 使用场景	36
图 2-18 I2S 接口参考	36
图 2-19 PDM 接口参考	37
图 2-20 AMIC 参考设计	38

图 3-1 PCB 布局参考	40
图 3-2 SIMO-BUCK 电源环路器件布局参考	41
图 3-3 SIMO-BUCK 环路输入电容 VBAT 网络走线要求	42
图 3-4 SIMO-BUCK 环路输入电容地网络走线要求	43
图 3-5 SIMO-BUCK 外接电感电源平面布线参考	45
图 3-6 射频 1P0 电源布线参考	46
图 3-7 BT 走线参考	49
图 3-8 32MHz 晶体走线参考	50
图 3-9 MIPI 走线参考	52
图 3-10 QSPI0 走线参考	53
图 3-11 RF 部分 PCB 表层地处理	54
图 3-12 RF 部分 PCB 第二层地处理	54
图 3-13 功率地处理	55
图 3-14 Buck 输出电容功率地处理	56
图 3-15 Buck 电路滤波电容功率地处理	57
图 3-16 音频部分地处理	58
图 4-1 芯片封装顶视图	60
图 4-2 芯片封装底视图	61
图 4-3 芯片封装侧视图	61
图 4-4 芯片 Detail A 放大图	62
图 4-5 芯片封装参数说明表	63
图 5-1 JEDEC 标准的 4 层 PCB 参数	66
图 6-1 无铅回流焊接工艺曲线	68
图 6-2 热电偶安装示意图	69

表格目录

表 1-1 管脚 I/O 类型和电平类型说明..... 1

表 1-2 管脚数量统计 2

表 1-3 管脚列表 3

表 1-4 RF 电源管脚列表 3

表 1-5 电源管脚列表 4

表 1-6 上电检测管脚列表..... 5

表 1-7 时钟接口管脚列表..... 6

表 1-8 ADC 管脚列表..... 7

表 1-9 音频信号管脚列表..... 7

表 1-10 音频电源管脚列表..... 8

表 1-11 MIPI 显示信号管脚列表..... 9

表 1-12 数字电源管脚 9

表 1-13 MEM 电源管脚..... 10

表 1-14 GND 管脚列表 10

表 1-15 数字管脚描述 11

表 2-1 芯片电源外围器件 BOM..... 23

表 2-2 32MHz 晶体电气特性要求 27

表 3-1 通流参考 46

表 5-1 极限工作环境参数..... 64

表 5-2 芯片的结温要求..... 65

表 5-3 芯片热阻 65

表 6-1 无铅回流焊工艺参数 68

表 6-2 IPC/JEDEC 020D 中的无铅器件封装体耐温标准 69

表 6-3 混装回流焊工艺参数表 70

表 6-4 IPC/JEDEC 020D 中的有铅器件封装体耐温标准 70

表 7-1 车间寿命（暴露时间）参照表 72

表 7-2 重新烘烤参考表 74

表 8-1 带通滤波器选型主要参数 76

1 芯片管脚定义

1.1 管脚类型说明

1.2 管脚数量统计

1.3 管脚描述

1.1 管脚类型说明

芯片为 FCCSP 封装，248 个 Ball，管脚 I/O 类型和电平类型如表 1-1 所示。

表1-1 管脚 I/O 类型和电平类型说明

类型	说明
I	数字管脚，普通输入端口。
O	数字管脚，普通输出端口。
I _{PU}	数字管脚，带有内部上拉的输入端口。
I _{PD}	数字管脚，带有内部下拉的输入端口。
I _{ANA}	模拟管脚，输入端口。
O _{ANA}	模拟管脚，输出端口。
I _{ORF}	RF 管脚，输入输出端口。
I _{PWR}	电源管脚，输入端口。
O _{PWR}	电源管脚，输出端口。

1.2 管脚数量统计

各功能管脚数量信息如表 1-2 所示。

表1-2 管脚数量统计

管脚类别	数量
BT 接口	1
RF 电源	6
模拟电源	3
PWR 电源	25
时钟接口	4
ADC	5
音频电源	5
音频模拟接口	2
MIPI 显示接口	6
MEM 电源	1
数字电源	8
数字 IO	116
其他	2
GND	64
总计	248

说明

芯片支持 8 路 ADC，其中 AUX_ADC_CH_1、AUX_ADC_CH_6、AUX_ADC_CH_7 与数字 IO 复用。

1.3 管脚描述

本小节描述芯片的各个管脚，包括 RF、PWR、时钟、音频、MIPI、数字管脚、数字电源、地等。

1.3.1 BT 接口

BT 射频 RF 口如表 1-3 所示。

表1-3 管脚列表

管脚编号	管脚名称	类型	功能描述	电压
B5	BT_RFO	IO _{RF}	BT 射频 TX/RX 接口。	-

1.3.2 RF 电源管脚

RF 模块电源管脚如表 1-4 所示。

表1-4 RF 电源管脚列表

管脚编号	管脚名称	类型	功能描述	电压（典型值）
B7	VDD_RF_0P9_OUT	O _{PM}	射频供电输出。	0.9V
C2, C4, B9, E2	VDD_RF_1P0	I _{PWR}	射频供电输入。	1.05V
C8	VDD_RF_0P9_IN	I _{PWR}	射频驱动模块供电输入。	0.9V
F7	VDD_ANA_1P0_1	I _{PWR}	BT 电源输入。	1.05V

说明

VDD_RF_0P9_IN 管脚由 VDD_RF_0P9_OUT 管脚供电，预留 RC 滤波电路，R=4.7Ω，C1=2.2μF，C2=470pF，具体可参考“2.1 电源参考设计”。

1.3.3 PWR 电源管脚

电源管脚如表 1-5 所示。包括部分模块内部 LDO 电源等。

表1-5 电源管脚列表

管脚编号	管脚名称	类型	功能描述	电压（典型值）
C16	VDD_VBAT1	IPWR	板级电池输入。	3.8V
D21	VDD_VBAT2	IPWR	板级电池输入。	3.8V
F21	VDD_1P9_OUT	OPWR	SIMO_BUCK1 的输出。	1.95V
D17	VDD_0P8_OUT	OPWR	SIMO_BUCK1 的输出。	0.8V
B17	VDD_1P0_OUT	OPWR	SIMO_BUCK2 的输出。	1.05V
B19	VDD_1P3_OUT	OPWR	SIMO_BUCK2 的输出。	1.3V
G2	VDD_1P9_IN_1	IPWR	电源输入。	1.95V
H19	VDD_AUX_OUT0	OPWR	AUXLDO0 电源输出。	1.8V
G18	VDD_AUX_OUT1	OPWR	AUXLDO1 电源输出。	1.8V
H17	VDD_AUX_OUT2	OPWR	AUXLDO2 电源输出。	1.8V
B15	VDD_AUX_OUT3	OPWR	AUXLDO3 电源输出。	1.8V
E16	VDD_CORE_OUT1	OPWR	CLDO1 电源输出。	0.8V
G16	VDD_CORE_OUT2	OPWR	CLDO2 电源输出。	0.8V
B21	VDD_CORE_OUT3	OPWR	CLDO3 电源输出。	0.8V
F15	VDD_VBAT_AON	IPWR	板级电池输入。	3.8V
E18	VDDIO_AON	OPWR	VDDIO_AON LDO 电	1.8V

管脚编号	管脚名称	类型	功能描述	电压（典型值）
			源输出。	
C18	VDD_DBB_AO N	O _{PWR}	AON 区域 LDO 电源输出。	0.8V
E22	VDDIO_OUT	O _{PWR}	IOLDO 电源输出。	1.8V
H3	VDD_CLK	O _{PWR}	XLDO 电源输出。	1.8V
F23	BUCK_LX1P	-	SIMO-BUCK1 LX 正端，外接电感正端。	-
G24	BUCK_LX1N	-	SIMO-BUCK1 LX 负端，外接电感负端。	-
E24	BUCK_LX2P	-	SIMO-BUCK2 LX 正端，外接电感正端。	-
D23	BUCK_LX2N	-	SIMO-BUCK2 LX 负端，外接电感负端。	-

1.3.4 上电检测管脚

上电检测管脚如表 1-6 所示。

表1-6 上电检测管脚列表

管脚编号	管脚名称	类型	功能描述
D19	VBUS_SENSE	I _{PWR}	上电检测，充电开机专用管脚，上升沿有效。 高电平有效范围： 0.8V<VBUS_SENSE<1.8V
C20	PWRON_N	I _{PWR}	上电检测，按键开机专用管脚，下降沿有效。

1.3.5 时钟管脚

时钟接口如表 1-7 所示。包含 32MHz 高速时钟晶体驱动管脚、32kHz 时钟晶体驱动管脚、时钟供电管脚以及时钟输出管脚。

表1-7 时钟接口管脚列表

管脚编号	管脚名称	类型	频率	功能描述	电压（典型值）
J2	XOUT_32M	O _{ANA}	32MHz	- XO 输出管脚。 - 外供下悬空管脚。	-
K3	XIN_32M	I _{ANA}	32MHz	- XO 输入管脚。 - 外供下输入管脚。	-
M23	XOUT_32K	O _{ANA}	32kHz	- XO 输出管脚。 - 外供下悬空管脚。	-
L24	XIN_32K	I _{ANA}	32kHz	- XO 输入管脚。 - 外供下输入管脚。	-
H7	VDD_ANA_1P0_2	I _{PWR}	-	LDO 供电管脚。	1.05V
J6	VDD_ANA_1P8	I _{PWR}	-	内部测试管脚。	1.8V
H5	CLK_OUT	O _{ANA}	-	内部测试管脚，建议悬空处理。	-

1.3.6 ADC 管脚

ADC 信号如表 1-8 所示。芯片支持 8 路 ADC，其中 AUX_ADC_CH_1、AUX_ADC_CH_6、AUX_ADC_CH_7 与数字管脚复用，复用关系在 1.3.13 数字管脚说明。

表1-8 ADC 管脚列表

管脚编号	管脚名称	类型	功能描述
H23	AUX_ADC_CH_0	I _{ANA}	ADC 通道 0。支持电平输入范围： 0V ~ 1.8V
H13	AUX_ADC_CH_1	I _{ANA}	ADC 通道 1。支持电平输入范围： 0V ~ 1.8V
J22	AUX_ADC_CH_2	I _{ANA}	ADC 通道 2。支持电平输入范围： 0V ~ 1.8V
J24	AUX_ADC_CH_3	I _{ANA}	ADC 通道 3。支持电平输入范围： 0V ~ 1.8V
J18	AUX_ADC_CH_4	I _{ANA}	ADC 通道 4。支持电平输入范围： 0V ~ 1.8V
K23	AUX_ADC_CH_5	I _{ANA}	ADC 通道 5。支持电平输入范围： 0V ~ 1.8V
K15	AUX_ADC_CH_6	I _{ANA}	ADC 通道 6。支持电平输入范围： 0V ~ 1.8V
J16	AUX_ADC_CH_7	I _{ANA}	ADC 通道 7。支持电平输入范围： 0V ~ 1.8V

 说明

与 ADC 复用的数字管脚有 S_AGPIOL27/AUX_ADC_CH_1、S_MGPIO5/AUX_ADC_CH_6、S_MGPIO38/AUX_ADC_CH_7，具体使用时，S_MGPIO5、S_MGPIO38 不能用作低功耗模式下唤醒 IO。

1.3.7 音频信号管脚

音频信号管脚如表 1-9 所示。芯片支持 2 路模拟 MIC。

表1-9 音频信号管脚列表

管脚编号	管脚名称	类型	功能描述
Y3	MIC_P	I _{ANA}	MIC 接口输入信号正。

管脚编号	管脚名称	类型	功能描述
W2	MIC_N	I _{ANA}	MIC 接口输入信号负。

1.3.8 音频电源管脚

音频电源管脚如表 1-10 所示。

表1-10 音频电源管脚列表

管脚编号	管脚名称	类型	功能描述	电压 (典型值)
AB5	AVDD_1P9_I N_2	I _{PWR}	音频模拟电源输入，为音频及 MIC 相关电路供电。	1.95V
W4	VDD_ANA_1P 0_3	I _{PWR}	音频模拟电源输入，为音频相关电路供电。	1.05V
V3	AVREF_AUDI O	O _{PWR}	音频内部参考电源输出。	0.9V
U4	MICBIAS	O _{PWR}	内部 LDO 输出，默认给 AMIC (Analog Microphone) 供电。	1.8V
Y5	AVDD_1P8_O UT	O _{PWR}	音频模拟电源输出，外接 1μF 电容。	-
U2	NC	-	NC。	-

说明

NC 管脚不能接 GND，悬空处理即可。

1.3.9 MIPI 信号管脚

MIPI 显示信号管脚如表 1-11 所示。芯片支持 2lane 和 1lane MIPI 显示接口，高速数字 IO 口。

表1-11 MIPI 显示信号管脚列表

管脚编号	管脚名称	类型	电平标准	功能描述
AA20	MIPI_CLK_P	O	满足 DSI 接口协议。	MIPI 显示接口 CLK 正。
AB19	MIPI_CLK_N	O	满足 DSI 接口协议。	MIPI 显示接口 CLK 负。
AB21	MIPI_D0_P	IO	满足 DSI 接口协议。	MIPI 显示接口 DATA0 正。
AA22	MIPI_D0_N	IO	满足 DSI 接口协议。	MIPI 显示接口 DATA0 负。
AB17	MIPI_D1_P	IO	满足 DSI 接口协议。	MIPI 显示接口 DATA1 正。
AA18	MIPI_D1_N	IO	满足 DSI 接口协议。	MIPI 显示接口 DATA1 负。

说明

使用 1LaneMIPI 屏幕时，默认使用 MIPI_D0_P 和 MIPI_D0_N。

1.3.10 数字电源管脚

数字电源管脚如表 1-12 所示。

表1-12 数字电源管脚

管脚编号	管脚名称	类型	功能描述	电压（典型值）
N2, W10, M19	VDDIO_IN_1~3	IPWR	IO 电源输入。	1.8V
V9, J10, M13, M11	VDD_CORE_IN_1~4	IPWR	内核供电管脚。	0.8V
W20	VDD_DIS_IN	IPWR	MIPI 电源输入。	1.8V

1.3.11 MEM 电源管脚

MEM 电源管脚如表 1-13 所示。

表1-13 MEM 电源管脚

管脚编号	管脚名称	类型	功能描述	电压（典型值）
Y9	VDD_MEM	I _{PWR}	MEM 供电管脚。	1.8V

1.3.12 GND 管脚

GND 管脚如表 1-14 所示。

表1-14 GND 管脚列表

管脚名称	管脚编号	功能描述
GND_RF	D5, D7, C6, A2, B1, B3, D3, E4, E6, E8, F5	射频地。
GND_ANA	G8, G6	模拟地。
AGND	B23, C22, C24, A24, F13, F17, G22, H15, F3, H1	模拟地。
AGND_AUDIO	AA2, AA4, AB1	模拟地。
GND	A12, C10, D9, K5, L2, L4, L6, N18, N22, N24, R18, T1, T3, T5, U6, U8, U10, U12, V5, V7, V11, V13, V17, W6, W8, W12, Y7, Y11, Y13, AA6, AA14, AA24, AB3, AB9, AB11, AB13, AB15, AB23	数字地。

1.3.13 数字管脚

芯片有 116 个数字管脚，通用数字接口：GPIO、QSPI 接口、UART 接口、SPI 接口、I2C 接口、SDIO 接口、时钟输入输出接口、PWM 接口、BT/WLAN 共存等，还可复用为 ADC 接口等。

数字管脚描述如表 1-15 所示。

表1-15 数字管脚描述

管脚编号	管脚名称	类型	PowerDown/上电复位阶段 GPIO 状态	数字功能复用	模拟复用
M9	S_EGPIO0	IO	I-Hiz/I-Hiz	QSPI0_D0 (仅用于 NorFlash)	-
P9	S_EGPIO1	IO	I-Hiz/I-Hiz	QSPI0_D1 (仅用于 NorFlash)	-
K9	S_EGPIO2	IO	I-Hiz/I-Hiz	QSPI0_D2 (仅用于 NorFlash)	-
L8	S_EGPIO3	IO	I-Hiz/I-Hiz	QSPI0_D3 (仅用于 NorFlash)	-
N10	S_EGPIO4	IO	I-Hiz/I-Hiz	QSPI0_CLK (仅用于 NorFlash)	-
R10	S_EGPIO5	IO	I-Hiz/I-Hiz	QSPI0_CS0 (仅用于 NorFlash)	-
AA8	S_EGPIO22	IO	I-Hiz/I-Hiz	OPI_X16_CLK	-
AA10	S_EGPIO23	IO	I-Hiz/I-Hiz	OPI_X16_CE	-
AB7	S_EGPIO24	IO	I-Hiz/I-Hiz	OPI_X16_DQS0	-
AA12	S_EGPIO25	IO	I-Hiz/I-Hiz	OPI_X16_DQS1	-
L18	S_MGPIO0	IO	I-Hiz/I-Hiz	SPI0_DI	-
K19	S_MGPIO1	IO	I-Hiz/I-Hiz	SPI0_DO I2C2_SCL	-
K21	S_MGPIO2	IO	I-Hiz/I-Hiz	SPI0_CLK I2C2_SDA	-

管脚编号	管脚名称	类型	PowerDown/上电复位阶段 GPIO 状态	数字功能复用	模拟复用
L20	S_MGPIO3	IO	I-Hiz/I-Hiz	SPI0_CS0 I2C3_SCL	-
L16	S_MGPIO4	IO	I-Hiz/I-Hiz	SPI0_CS1 I2C3_SDA	-
K15	S_MGPIO5	IO	I-Hiz/I-Hiz	-	AUX_A DC_CH _6
M21	S_MGPIO6	IO	I-Hiz/I-Hiz	SPI1_DI	-
M17	S_MGPIO7	IO	I-Hiz/I-Hiz	SPI1_DO	-
L14	S_MGPIO8	IO	I-Hiz/I-Hiz	SPI1_CLK	-
N16	S_MGPIO9	IO	I-Hiz/I-Hiz	SPI1_CS0	-
M15	S_MGPIO10	IO	I-Hiz/I-Hiz	SPI1_CS1	-
W24	S_MGPIO11	IO	I-Hiz/I-Hiz	I2C0_SCL	-
P21	S_MGPIO12	IO	I-Hiz/I-Hiz	I2C0_SDA	-
U22	S_MGPIO13	IO	I-Hiz/I-Hiz	I2C1_SCL	-
V15	S_MGPIO14	IO	I-Hiz/I-Hiz	I2C1_SDA	-
W16	S_MGPIO15	IO	I-Hiz/I-Hiz	I2C2_SCL	-
V19	S_MGPIO16	IO	I-Hiz/I-Hiz	I2C2_SDA	-
R24	S_MGPIO17	IO	I-Hiz/I-Hiz	I2C3_SCL	-
Y17	S_MGPIO18	IO	I-Hiz/I-Hiz	I2C3_SDA	-
U18	S_MGPIO19	IO	I-Hiz/I-Hiz	UART1_TXD	-
V23	S_MGPIO20	IO	I-Hiz/I-Hiz	UART1_RXD	-
U24	S_MGPIO21	IO	I-Hiz/I-Hiz	UART1_RTS	-
U14	S_MGPIO22	IO	I-Hiz/I-Hiz	UART1_CTS	-
N20	S_MGPIO23	IO	I-Hiz/I-Hiz	EXTLNA_CTRL SPI2_DI	-
L12	S_MGPIO24	IO	I-Hiz/I-Hiz	EXTLNA_RX_EN SPI2_DO	-
N14	S_MGPIO25	IO	I-Hiz/I-Hiz	CLKOUT0 SPI2_CLK	-
P15	S_MGPIO26	IO	I-Hiz/I-Hiz	CLKOUT1	-

管脚编号	管脚名称	类型	PowerDown/上电复位阶段 GPIO 状态	数字功能复用	模拟复用
				SPI2_CS	
P19	S_MGPIO27	IO	I-Hiz/I-Hiz	BT_WIFI_SW QSPI2_D0 (仅用于 QSPI 屏幕)	-
R20	S_MGPIO28	IO	I-Hiz/I-Hiz	BT_ACT QSPI2_D1 (仅用于 QSPI 屏幕)	-
L10	S_MGPIO29	IO	I-Hiz/I-Hiz	BT_FREQ QSPI2_D2 (仅用于 QSPI 屏幕)	-
R16	S_MGPIO30	IO	I-Hiz/I-Hiz	BT_STATUS QSPI2_D3 (仅用于 QSPI 屏幕)	-
K11	S_MGPIO31	IO	I-Hiz/I-Hiz	WLAN_ACT QSPI2_CLK (仅用于 QSPI 屏幕)	-
T17	S_MGPIO32	IO	I-Hiz/I-Hiz	BT_DUAL_ANT_SW QSPI2_CS0 (仅用于 QSPI 屏幕)	-
U16	S_MGPIO33	IO	I-Hiz/I-Hiz	I2C0_SCL HSUART_TXD PWMP0 PWMN0	-
U20	S_MGPIO34	IO	I-Hiz/I-Hiz	I2C0_SDA HSUART_RXD PWMP1 PWMN1	-
Y19	S_MGPIO35	IO	I-Hiz/I-Hiz	I2C1_SCL HSUART_RTS PWMP2 PWMN2	-

管脚编号	管脚名称	类型	PowerDown/上电复位阶段 GPIO 状态	数字功能复用	模拟复用
T21	S_MGPIO36	IO	I-Hiz/I-Hiz	I2C1_SDA HSUART_CTS PWMP3 PWMN3	-
K17	S_MGPIO37	IO	I-Hiz/I-Hiz	I2C3_SCL UART2_TXD CLKIN CLKOUT0	-
J16	S_MGPIO38	IO	I-Hiz/I-Hiz	I2C3_SDA UART2_RXD CLKOUT1	AUX_A DC_CH _7
P3	S_AGPIO_L 0	IO	I-Hiz/I-Hiz	CLKOUT1	-
P5	S_AGPIO_L 1	IO	I-Hiz/I-Hiz	I2S1_CLK PDM_CLK0	-
M3	S_AGPIO_L 2	IO	I-Hiz/I-Hiz	I2S1_WS PDM_D0	-
K13	S_AGPIO_L 3	IO	I-Hiz/I-Hiz	I2S1_DO UART2_TXD	-
R4	S_AGPIO_L 4	IO	I-Hiz/I-Hiz	I2S1_DI UART2_RXD	-
M5	S_AGPIO_L 5	IO	I-Hiz/I-Hiz	I2S0_CLK PWMP0 PWMN0	-
M7	S_AGPIO_L 6	IO	I-Hiz/I-Hiz	I2S0_WS PWMP1 PWMN1	-
K7	S_AGPIO_L 7	IO	I-Hiz/I-Hiz	I2S0_DO UART2_RTS PWMP2 PWMN2	-
H11	S_AGPIO_L 8	IO	I-Hiz/I-Hiz	I2S0_DI UART2_CTS PWMP3	-

管脚编号	管脚名称	类型	PowerDown/上电复位阶段GPIO 状态	数字功能复用	模拟复用
				PWMN3	
J14	S_AGPIOL_9	IO	I-Hiz/I-Hiz	UART2_TXD DSP_UART0_RXD	-
N6	S_AGPIOL_10	IO	I-Hiz/I-Hiz	UART2_RXD DSP_UART0_TXD	-
G12	S_AGPIOL_11	IO	I-Hiz/I-Hiz	-	-
G4	S_AGPIOL_12	IO	I-Hiz/I-Hiz	-	-
J4	S_AGPIOL_13	IO	I-Hiz/I-Hiz	-	-
R2	S_AGPIOL_14	IO	I-Hiz/I-Hiz	PWMP1 PWMN1	-
J8	S_AGPIOL_15	IO	I-Hiz/I-Hiz	PWMP2 PWMN2	-
E14	S_AGPIOL_16	IO	I-Hiz/I-Hiz	PWMP3 PWMN3	-
F9	S_AGPIOL_17	IO	I-Hiz/I-Hiz	BT_WIFI_SW I2C_DSP_SCL	-
G10	S_AGPIOL_18	IO	I-Hiz/I-Hiz	BT_ACT I2C_DSP_SDA	-
J12	S_AGPIOL_19	IO	I-Hiz/I-Hiz	BT_FREQ PWMP0 PWMN0	-
E10	S_AGPIOL_20	IO	I-Hiz/I-Hiz	BT_STATUS PWMP1 PWMN1	-
F11	S_AGPIOL_21	IO	I-Hiz/I-Hiz	WLAN_ACT PWMP2 PWMN2	-
D13	S_AGPIOL_22	IO	I-Hiz/I-Hiz	DSI_TE PWMP3 PWMN3	-
N4	S_AGPIOL	IO	I-Hiz/I-Hiz	EXTLNA_CTRL	-

管脚编号	管脚名称	类型	PowerDown/上电复位阶段 GPIO 状态	数字功能复用	模拟复用
	23			DSI_TE I2C2_SCL	
B11	S_AGPIO_L 24	IO	I-Hiz/I-Hiz	EXTLNA_RX_EN I2C2_SDA	-
D11	S_AGPIO_L 25	IO	I-Hiz/I-Hiz	I2C2_SDA	-
H9	S_AGPIO_L 26	IO	I-Hiz/I-Hiz	PWMP0 PWMN0	-
H13	S_AGPIO_L 27	IO	I-Hiz/I-Hiz	PWMP1 PWMN1	AUX_A DC_CH _1
C12	S_AGPIO_L 28	IO	I-Hiz/I-Hiz	PWMP2 PWMN2	-
E12	S_AGPIO_L 29	IO	I-Hiz/I-Hiz	PWMP3 PWMN3	-
B13	S_AGPIO_L 30	IO	I-Hiz/I-Hiz	PWMP0 PWMN0	-
C14	S_AGPIO_L 31	IO	I-Hiz/I-Hiz	PWMP1 PWMN1	-
D15	S_AGPIO_L 32	IO	I-Hiz/I-Hiz	CLKOUT0 CLKIN PWMN2	-
T19	S_AGPIO_R 0	IO	I-Hiz/I-Hiz	PWMP3 PWMN3	-
W22	S_AGPIO_R 1	IO	I-Hiz/I-Hiz	PWMP0 PWMN0	-
Y23	S_AGPIO_R 2	IO	I-Hiz/I-Hiz	PWMP1 PWMN1	-
T15	S_AGPIO_R 3	IO	I-Hiz/I-Hiz	PWMP2 PWMN2	-
W18	S_AGPIO_R 4	IO	I-Hiz/I-Hiz	PWMP3 PWMN3	-
P17	S_AGPIO_R 5	IO	I-Hiz/I-Hiz	PWMP0 PWMN0	-

管脚编号	管脚名称	类型	PowerDown/上电复位阶段GPIO 状态	数字功能复用	模拟复用
Y21	S_AGPIOR_6	IO	I-Hiz/I-Hiz	PWMP1 PWMN1	-
P23	S_AGPIOR_7	IO	I-Hiz/I-Hiz	PWMP2 PWMN2	-
V21	S_AGPIOR_8	IO	I-Hiz/I-Hiz	PWMP3 PWMN3	-
T23	S_AGPIOR_9	IO	I-Hiz/I-Hiz	PWMP0 PWMN0	-
R22	S_AGPIOR_10	IO	I-Hiz/I-Hiz	PWMP1 PWMN1	-
T7	S_HGPIO0	IO	I-Hiz/I-Hiz	SDIO_H_D0	-
P7	S_HGPIO1	IO	I-Hiz/I-Hiz	SDIO_H_D1	-
T9	S_HGPIO2	IO	I-Hiz/I-Hiz	SDIO_H_D2	-
R8	S_HGPIO3	IO	I-Hiz/I-Hiz	SDIO_H_D3	-
R6	S_HGPIO4	IO	I-Hiz/I-Hiz	SDIO_H_CLK	-
N8	S_HGPIO5	IO	I-Hiz/I-Hiz	SDIO_H_CMD	-
P13	S_HGPIO6	IO	I-Hiz/I-Hiz	QSPI1_D0 (仅用于NandFlash) EMMC_D0	-
N12	S_HGPIO7	IO	I-Hiz/I-Hiz	QSPI1_D1 (仅用于NandFlash) EMMC_D1	-
T13	S_HGPIO8	IO	I-Hiz/I-Hiz	QSPI1_D2 (仅用于NandFlash) EMMC_D2	-
R14	S_HGPIO9	IO	I-Hiz/I-Hiz	QSPI1_D3 (仅用于NandFlash) EMMC_D3	-
T11	S_HGPIO10	IO	I-Hiz/I-Hiz	EMMC_D4	-
R12	S_HGPIO11	IO	I-Hiz/I-Hiz	QSPI1_CS0 (仅用	-

管脚编号	管脚名称	类型	PowerDown/上电复位阶段 GPIO 状态	数字功能复用	模拟复用
				于 NandFlash) EMMC_D5	
P11	S_HGPIO12	IO	I-Hiz/I-Hiz	QSPI1_CS1 (仅用于 NandFlash) EMMC_D6	-
AA16	S_HGPIO13	IO	I-Hiz/I-Hiz	EMMC_D7	-
Y15	S_HGPIO14	IO	I-Hiz/I-Hiz	EMMC_CMD	-
W14	S_HGPIO15	IO	I-Hiz/I-Hiz	QSPI1_CLK (仅用于 NandFlash) EMMC_CLK	-
L22	ULP_GPIO0	IO	I-Hiz/I-Hiz	-	-
E20	ULP_GPIO1	IO	I-Hiz/I-Hiz	-	-
H21	ULP_GPIO2	IO	I-Hiz/I-Hiz	-	-
J20	ULP_GPIO3	IO	I-Hiz/I-Hiz	-	-
G14	ULP_GPIO4	IO	I-Hiz/I-Hiz	PWR_SW	-
F19	ULP_GPIO5	IO	I-Hiz/I-Hiz	SWD_DATA	-
G20	ULP_GPIO6	IO	I-Hiz/I-Hiz	SWD_CLK	-

说明

- S_AGPIO_L0~S_AGPIO_L32 & S_AGPIO_R0~S_AGPIO_R10 配置为 GPIO 输入模式，可在深睡状态下唤醒芯片。
- S_EGPIO22~S_EGPIO25 与内部存储器件连接，不能复用为普通 GPIO。
- UART2 默认用于蓝牙相关测试，对接 CMW500 综测仪。仅在双外设对接 UART 场景下在业务中使用，请参见“2.4.3 双外设对接 UART”。
- CLKOUT 支持输出 32.768kHz 时钟给 GNSS 芯片，且低功耗模式下 CLKOUT 关闭，无法使用。

2 原理图设计指导

- 2.1 电源参考设计
- 2.2 时钟参考设计
- 2.3 下载调测接口
- 2.4 UART 分配方案参考
- 2.5 BT 射频参考设计
- 2.6 接口参考设计

2.1 电源参考设计

本小节介绍芯片电源参考设计，芯片的电源管理模块为芯片其他模块提供所需要的电源。

2.1.1 芯片电源方案参考设计

芯片电源方案参照图 2-1 ~ 图 2-6 设计，原理图设计时必须采用相同方案。

图2-1 射频及模拟部分电源方案参考




图2-2 数字及音频部分电源方案参考




图2-3 BUCK 电路方案参考





图2-4 显示、MEM、AON 部分电源方案参考



供电关系如图 2-5 所示，板级面积紧张时亦强烈建议保留以下电阻，方便回板后低功耗测试。

图2-5 供电关系方案参考





图2-6 上电检测方案参考



说明

- VUBUS_SENSE 为充电开机上电检测管脚，上升沿有效。高电平有效范围： $0.8V < VBUS_SENSE < 1.8V$ ，通过电阻分压方式实现上电开机功能。
- POWON_N 为按键开机上电检测管脚，下降沿有效。需设置上拉电阻，电源域选择 VDDIO_AON，通过按键实现开机功能。

2.1.2 芯片电源外围器件选型

芯片电源部分外围阻容感器件 BOM 如表 2-1 所示，请参照表中给定参数进行器件选型。

表2-1 芯片电源外围器件 BOM

部件序号	名称	使用数量	位号	封装
1	SMD 陶瓷电容-4V-2200nF-±20%-X5R-0201	12pcs	C270, C271, C273, C274, C279, C280, C287, C288, C295, C296, C298, C326	HSC0201
2	SMD 陶瓷电容-25V-0.47nF-±10%-X5R-0201	3pcs	C272, C278, C281	HSC0201
3	SMD 陶瓷电容-6.3V-10000nF-±20%-X5R-0402	7pcs	C282, C283, C290, C305, C306, C315, C316	SC0402

部件 序号	名称	使用 数量	位号	封装
4	大容量陶瓷电容-4V- 1000nF-±20%-X5R- 0201	22pcs	C284, C285, C286, C289, C291, C292, C293, C294, C297, C307, C308, C309, C310, C311, C313, C314, C317, C318, C319, C320, C321, C323	HSC0201
5	低压低容陶瓷电容-6.3V- 100nF-±10%-X5R- 0201	2pcs	C324, C325	HSC0201
6	SMD 陶瓷电容-16V- 10NF-±10%-X7R-0402	2pcs	C275, C276	SC0402
7	功率电感-2.2μH-20%- 1.1A-0.264Ω- 2.0*1.6*1.0mm-0806- 1.2A	2pcs	L5, L6	HSPL0202B
8	片式厚膜电阻器-0.05W- 4.7Ω-±5%-0201	1pcs	R366	HSC0201


说明

功率电感参数含义：1.1A 为额定电流最大值，1.2A 为饱和电流最大值。

2.1.3 板级低功耗方案参考设计

为降低功耗，建议板级加入 Loadswitch，控制外设电源开启和关闭，如图 2-7 所示。

图2-7 低功耗设计方案参考



须知

- 通过 I2C 接口通信的外设，**必须**将 I2C 接口的上拉电源接到外设使用的供电电源上。
- EMMC 与 NandFlash 器件由于管脚复用原因只能使用一种，根据需求选择即可。
- 低功耗睡眠时需要软件控制的数字 IO，务必使用 S_AGPIO，具体使用方法请参见《Sparta 低功耗软件 开发指南》的“GPIO 唤醒源说明”章节。

为提升低功耗调测测试的效率，建议先开发功耗调测大板用于信号测试、电源分解、功耗测试；然后开展手表小板的开发。若无法开发功耗大板，则在小板上需预留电源、IO 调测点。预留优先级：芯片电源管脚、存储器件电源管脚、外设电源管脚、GPIO 管脚。客户可根据板级设计实际情况依次进行取舍，具体设计要求如下：

- 芯片电源管脚串阻设计如“图 2-5”所示；同时，电池管理芯片 Charger 输出端到 VDD VBAT 管脚之间需要增加串阻。

- 存储器件电源管脚设计，需要在 BUCK/LDO 输出端与存储器件电源输入端之间增加串阻。
- 外设电源管脚设计与存储器件电源管脚设计同理。
- GPIO 管脚在出线到芯片外围后增加串阻。

2.2 时钟参考设计

本小节介绍时钟参考设计。

2.2.1 板级时钟

芯片需要 1 个参考时钟：32MHz，用于数字和 BT RF 参考。

说明


芯片支持晶体 XO 无源双端模式参考时钟输入。

2.2.2 参考时钟

芯片需要外部 32MHz 参考时钟，用于产生内部工作所需的高速时钟以及 BT 射频的参考时钟。

芯片支持 Crystal 和外部高精度时钟（模拟时钟）两种参考时钟输入模式，默认采用 32MHz Crystal 晶体来提供高速参考时钟。电路结构如图 2-8 所示。

图2-8 外挂 Crystal 方案参考



对外部晶体电气特性的要求如表 2-2 所示。

表2-2 32MHz 晶体电气特性要求

参数	符号	最小值	典型值	最大值	单位	备注
标称频率 (Nominal Frequency)	f	-	32	-	MHz	-
初始频差 (Frequency Tolerance)	L _m	-10	-	10	ppm	典型范围。
频率-温度特性 (Frequency Stability)	f _{tem}	-20	-	20	ppm	-30°C ~ +85°C
等效串阻 (Equivalent Series Resistance)	R	-	-	50	Ω	影响噪声性能。
负载电容 (Load Capacitance)	CL	-	8.2 ^[1]	-	pF	影响频偏。

说明

[1]: 在使用外部 Crystal 时，外接负载电容 8.2pF 为建议值，需要根据板级实测来调整频偏，确保常温不会超过±10ppm，整个工作温度范围内频偏不超过±20ppm。

2.2.3 RTC 时钟

为优化板级面积及 BOM，RTC 时钟默认使用芯片内部 RC 时钟源，频率 32.768kHz。
RC 方案计时精度：手机与手表不连接的情况下，24h ±10s @25°C （typical）。

说明


- 计时误差是累计的，建议手机 APP 侧进行不少于 1 次/小时的蓝牙同步，即可消除误差。
- 如需使用 32k XO 器件作为时钟源，请联系主芯片厂家进行技术支持。

2.3 下载调测接口

芯片提供多种调测接口，包括 SWD、UART 等接口。默认下载调测接口的分配方案如下：

- 通常情况下，HSUART (High-Speed UART) 用于加载，UART1 用于信息打印。波特率范围[115200,2000000]，BurnTool 烧录版本使用波特率 2M，串口调试工具通常使用波特率 115200。
- HSUART 为空片下载接口，必须留有测试点；UART1 建议预留测试点。
- SWD 接口为 1.8V 电平，需要 10kΩ 下拉电阻，预留测试点，如图 2-9 所示。对接 JLINK 仿真器的接口电平**必须**为 1.8V。

图2-9 SWD 调测接口设计参考



2.4 UART 分配方案参考

芯片 MCU (Micro Controller Unit) 有两路 UART (UART1、HSUART) 用于对接外设，HSUART 在启动阶段固定用于加载 NorFlash 镜像、烧录 nand/emmc 资源包。BT 核有一路 UART (UART2)，默认用于蓝牙相关测试，对接 CMW500 综测仪。

2.4.1 无外设对接 UART

单板上未对接任何 UART 外设，MCU 两路 UART 功能如下：

- UART1: AT 命令收发、打印。
- HSUART: 启动阶段用于镜像、资源包烧录。启动后用于连接 DebugKit 工具，支持在线压缩日志、资源文件加载、虚拟 Shell 命令。

2.4.2 单外设对接 UART

对接单外设的典型场景为 1 路 UART 对接 GNSS 芯片，MCU 两路 UART 功能如下：

- UART1: 对接 GNSS 芯片。
- HSUART: 启动阶段用于镜像、资源包烧录。启动后未连接 DebugKits 工具之前，支持 AT 命令收发、支持 print 打印。连接 DebugKits 工具后，支持在线压缩日志、资源文件加载、虚拟 Shell 命令。

2.4.3 双外设对接 UART

对接双外设的典型场景为 1 路 UART 对接 GNSS 芯片，1 路 UART 对接 CAT1，MCU 两路 UART 功能如下：

- UART1：对接 CAT1 芯片。
- HSUART：对接 GNSS 芯片。启动阶段用于镜像、资源包烧录。启动后用于连接 GNSS 芯片。
- UART2：支持 AT 命令收发，BT 核和 A 核之间通过 IPC 中转。
- Jlink SWD：print 打印通过 Jlink Segger RTT 输出。


说明

根据实际分配方案预留 SWD、HSUART、UART1、UART2 测试点，方便测试。

2.5 BT 射频参考设计

- 芯片支持 BT 2.4GHz 频段。
- 建议前端使用 SAW 滤波器，以抑制频带外杂散，并且提高接收抗干扰能力。
- 从芯片到滤波器和从滤波器到天线口建议保留 pi 型匹配网络。

图2-10 BT 射频方案参考



2.6 接口参考设计

2.6.1 GPIO 接口

芯片有 116 个普通 IO 口，每个都可以配置为 GPIO 模式。用于生成或采集特性应用的输出或输入信号。

GPIO 每个管脚可以独立配置为输入或者输出。


- 作为输入管脚时，可作用为中断源。
- 作为输出管脚时，每个 GPIO 都可以独立地清 0 或置 1。

2.6.2 QSPI 接口

芯片支持 3 路 QSPI 接口，其中默认 QSPI0 对接 NorFlash；QSPI1 默认对接 NandFlash；QSPI2 默认对接屏幕。接口速率请参见《芯片用户指南》的“6.8.3 工作方式”章节内容。

NorFlash/NandFlash 进行电路设计时，WP、CS、HOLD 管脚要配置上拉电阻。CLK 管脚需要预留 pF 级滤波电容。以 NorFlash 为例，其参考设计如图 2-11 所示，NandFlash 同理。QSPI2 接屏幕仅要求 CS 配置上拉电阻。

图2-11 Nor Flash 参考设计



说明


NorFlash 上拉电阻使用的电源 VDD_AUX_OUT1 为器件供电电源。NandFlash 使用的上拉电源应当与其供电电源一致。

2.6.3 I2C 接口

芯片提供 4 路 I2C 接口，都支持 Master 和 Slave。4 路 I2C 支持的基本特性请参见《芯片用户指南》的“6.3.2 功能描述”章节内容。

以 I2C0 为例，典型电路如图 2-12 所示。

图2-12 I2C 接口




说明

- I2C 上拉电压 VDD 和 I2C 外设 VDD 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。
- 为确保可靠性，慎用 I2C 的 SCL、SDA 可自动识别的器件选型，推荐使用固定 I2C 管脚定义的器件。

2.6.4 UART 接口

芯片 MCU 有两路 UART（UART1、HSUART）用于对接外设，接口速率请参见《芯片用户指南》的“6.2.1 工作方式”章节内容。根据不同的使用场景，UART 分配方案请参见“UART 分配方案参考”。以四线 UART 为例，其接口设计如图 2-13 所示。

图2-13 UART 接口参考设计



说明

示意图仅表示连线关系。

2.6.5 SPI 接口


芯片提供 3 路支持多片选的 SPI 接口，其中 SPI0、SPI1 支持 2 路片选，SPI2 支持 1 路片选。接口速率请参见《芯片用户指南》的“6.5.2 功能描述”章节内容。

说明

SPI 相关数据线不支持 Master、Slave 数据方向自动切换。

以 SPI0 接口，且对端设备片选信号低有效为例，其接口设计如图 2-14 所示。

图2-14 SPI 接口设计参考



说明


SPI 上拉电压 VDD 和 SPI 外设 VDD 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。

2.6.6 EMMC 接口

- 芯片支持 10 线 EMMC 接口，接口速率请参见《芯片用户指南》的“6.10.2 功能描述”章节内容。
- CMD、D0 管脚增加上拉电阻，CLK 管脚增加 pF 级滤波电容，其余管脚不作要求。
- 外部的 EMMC 存储芯片，不使用的通信 DATA 口可悬空处理。
- 外部的 EMMC 存储芯片，RST_N 信号建议进行上拉处理。

以两路供电 EMMC 芯片为例：VCC 电源为 3.3V，VCCQ 电源为 1.8V。具体参考 EMMC 器件手册，硬件设计时需满足其电源上电时序，典型设计如图 2-15 所示。

图2-15 EMMC 接口设计




说明

上拉电压 VCCQ 和 EMMC 外设 VCCQ 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。

2.6.7 SDIO 接口

支持 1 组 SDIO 接口，仅支持 Master 模式，接口速率请参见《芯片用户指南》的“6.6.2 功能描述”章节内容。上下拉电阻的设置根据对端器件使用要求进行设计，板级空间充裕的情况下，建议 CMD 管脚、D0 ~ D3 管脚预留上拉电阻，CLK 管脚预留 pF 级滤波电容，如图 2-16 所示。

图2-16 SDIO 接口参考



说明

上拉电压 VCC 和外设 VCC 供电须保持一致，防止电压不一致导致电源通过 IO 管脚漏电。

2.6.8 MIPI 接口

- 支持 2lane 的 MIPI 显示接口和 1Lane 的 MIPI 显示接口。
- 由于高速接口可能带来辐射，建议预留共模电感，抑制辐射。
- 外设屏幕送出的帧同步信号 DSI_TE，必须接到对应的复用管脚上，不能作为普通输入信号处理。

2.6.9 PWM 接口

芯片可以同时输出 4 组不同的互补输出 PWM 信号：PWMN0/PWMP0、PWMN1/PWMP1、PWMN2/PWMP2、PWMN3/PWMP3，具体复用管脚可参考“数字管脚”。

2.6.10 ADC 接口


芯片支持 8 个 ADC 管脚，均为单端 ADC 输入接口。VDD_AUX_OUT0 为 ADC 参考源，可作为外部 ADC 信号输入参考源，不能给外部器件供电。

集成 AUXADC，12bit 精度，主要应用于电压检测场景。ADC 采样速率越高，对外部电路驱动能力要求越强。

推荐外置 BUFFER 作为 ADC 的输入源。如果需要使用分压采样的方式，建议预留对地的电容 10nF。其中对于高精度场景需求，上拉电阻 R1 和下拉电阻 R2 的并联值建议 < 100kΩ（随着对采样速率增加，阻值需对应降低）。

典型使用场景如图 2-17 所示。

图2-17 ADC 使用场景




2.6.11 I2S 接口

芯片支持 2 路 I2S 接口，支持 Master 和 Slave 功能。支持 16bit、20bit、24bit、32bit 可变字长操作。采样速率支持 8kHz、16kHz、32kHz、48kHz、96kHz、192kHz。

SmartPA 可选用商用芯片，配置接口使用 I2C，数字信号选择 I2S 信号，如图 2-18 所示。

图2-18 I2S 接口参考



说明


为防止 I2S 工作异常，软件配置上 I2S_CLK/I2S_WS/I2S_DI/I2S_DO 需要遵循如下操作：

- 芯片上电初始化时，保持接口为上拉。
- 复用为 I2S 功能时，推荐配置接口为下拉（其中 I2S_DI 需要根据对端器件选择上拉/下拉）。
- 业务使用时，接口不做上下拉配置。
- 业务结束后，配置接口为输入下拉 I_{PD}。

2.6.12 PDM 接口

支持 1 组 PDM 接口支持对接 DMIC 器件，对接两个 DMIC。PDM 数据和时钟信号复用到 GPIO 管脚。通过 L/R 选择管脚区分两个声道，器件建议使用芯片 AVDD_1P8_OUT 电源供电，如图 2-19 所示。

图2-19 PDM 接口参考



2.6.13 模拟 AMIC 接口


支持 2 路模拟 MIC 输入，模拟 MIC 输入为差分信号。

MIC 器件与芯片端须加隔直电容，隔直电容必须选用 2.2μF 及以上规格。如果选用 2.2μF 电容，需要约束电容的有效容值为±20%（容值以 LCR 仪器测试结果为准）。如模拟 MIC 为单端连接方式，芯片 MIC N 端通过隔直电容接地。

为保证信号质量，建议：

- MIC 器件的偏置电源输入处放置去耦电容，建议 100nF+33pF 组合。
- 放置在射频天线区域的 MIC，在音频输出管脚处需预留串联电感的位置，用于抑制 EMI (Electromagnetic Interference) 干扰。
- 芯片侧 MIC 差分输入信号线上增加 33pF 滤波电容，如果走线穿越射频区域，两边都需预留 33pF 电容。
- 当 MIC 在副板时，在主板侧 BTB 连接器旁的 MIC 信号和 MIC 偏置电压上需增加 33pF 滤波电容。

图2-20 AMIC 参考设计



3 PCB 设计指导

- 3.1 PCB 叠层
- 3.2 PCB 布局
- 3.3 电源走线注意要点
- 3.4 通流参考
- 3.5 RF 设计指导
- 3.6 晶体设计指导
- 3.7 其他信号约束
- 3.8 地处理

3.1 PCB 叠层


芯片有 248 个 Ball，Pitch 为 0.35mm，PCB 阶数建议 2 阶及以上，层数根据实际情况评估。

3.2 PCB 布局

芯片针对手表等穿戴设计，器件布局上遵循就近原则，优先考虑射频前端、晶体、外围阻容感等关键器件的摆放。


- 芯片外围布局如[图 3-1](#)所示。

图3-1 PCB 布局参考



- SIMO-BUCK 电源环路器件布局要求如图 3-2 所示，尽量靠近芯片摆放，布局范围内不能摆放其他器件，走线尽量短且不能包围其他器件。

图3-2 SIMO-BUCK 电源环路器件布局参考



- 芯片避免与高噪声的器件背贴或靠近，当布局无法拉远时，请保证噪声源和芯片的射频网络间的隔离度大于 80dB，射频口要求干扰幅度小于-120dBm。
- 其他 BUCK、BOOST 电感不要背贴在芯片本体和 RF 区域的背面，也不要放在芯片附近放置。
- 在布局紧张时各模块的优先级从大到小依次为：RF 信号、时钟信号、模拟信号、显示 MIPI 信号、高速数字信号、普通数字信号。

3.3 电源走线注意要点

- D21 管脚和 C16 管脚不可在管脚侧直接相连。D21 管脚的电容为 SIMO-BUCK 电源环路的输入电容，必须靠近芯片摆放且 VBAT 网络进入 D21 管脚走线需保证路径最短、不分叉，其余 VBAT 网络从输入电容另一侧星型走线引出；两个滤波电容的地在表层不连接并打孔单点下主地。如图 3-3、图 3-4 所示。

图3-3 SIMO-BUCK 环路输入电容 VBAT 网络走线要求







图3-4 SIMO-BUCK 环路输入电容地网络走线要求






- VDD_1P9_OUT、VDD_0P8_OUT、VDD_1P0_OUT、VDD_1P3_OUT 四路 BUCK 输出，输出电容走线尽量短，走线宽度满足“3.4 通流参考”章节中的通流要求。
- SIMO-BUCK 外接电感布线建议走电源平面以保证通流能力，方案如图 3-5 所示。电感为谐波干扰源，将主地作为参考进行干扰隔离。其他关键信号尽量隔两层地才能在电感投影区域布线。

图3-5 SIMO-BUCK 外接电感电源平面布线参考



- VDD_RF_1P0_1~4、VDD_ANA_1P0_1~3 不能在芯片 ball 侧直接连接，要求星型走线，在芯片外围分别从 VDD_1P0_OUT 网络出线，先经过滤波电容后进入对应管脚；以其中三个管脚为例，方案如图 3-6 所示。

图3-6 射频 1P0 电源布线参考



- VBUS_SENSE 包地处理。
- AVREF_AUDIO 的电容紧靠芯片管脚，需要包地处理；滤波电容地端先连接到 AGND_AUDIO 上，再一起单点下主地。
- AVDD_1P9_IN_2 滤波电容要求靠近芯片管脚处放置。
- VDD_ANA_1P0_3 滤波电容要求靠近芯片管脚处放置。

3.4 通流参考

Layout 走线通流请参考表 3-1。

表3-1 通流参考

管脚编号	管脚名称	参考通流 (mA)
C16	VDD_VBAT1	5
D21	VDD_VBAT2	500


管脚编号	管脚名称	参考通流 (mA)
F21	VDD_1P9_OUT	150
D17	VDD_0P8_OUT	300
B17	VDD_1P0_OUT	300
B19	VDD_1P3_OUT	150
G2	AVDD_1P9_IN_1	100
H19	VDD_AUX_OUT0	50
G18	VDD_AUX_OUT1	50
H17	VDD_AUX_OUT2	50
B15	VDD_AUX_OUT3	50
E16	VDD_CORE_OUT1	100
G16	VDD_CORE_OUT2	100
B21	VDD_CORE_OUT3	100
F15	VDD_VBAT_AON	10
E18	VDDIO_AON	10
C18	VDD_DBB_AON	10
E22	VDDIO_OUT	250
H3	VDD_CLK	10
F23	BUCK_LX1P	500
G24	BUCK_LX1N	500
E24	BUCK_LX2P	500
D23	BUCK_LX2N	500
B7	VDD_RF_0P9_OUT	120
C2、C4、E2	VDD_RF_1P0_1、VDD_RF_1P0_2、 VDD_RF_1P0_4	20
B9	VDD_RF_1P0_3	120
C8	VDD_RF_0P9_IN	5
F7	VDD_ANA_1P0_1	10
D19	VBUS_SENSE	10
C20	PWRON_N	10
H7	VDD_ANA_1P0_2	10

管脚编号	管脚名称	参考通流 (mA)
J6	VDD_ANA_1P8	10
AB5	AVDD_1P9_IN_2	65
W4	VDD_ANA_1P0_3	50
U4	MICBIAS	40
Y5	AVDD_1P8_OUT	40
N2、W10、M19	VDDIO_IN_1~3	100
V9、J10、M13	VDD_CORE_IN_1~3	100
M11	VDD_CORE_IN_4	50
W20	VDD_DIS_IN	50

3.5 RF 设计指导

BT 走线参考如图 3-7 所示。BT 信号与 RX、TX 共线，TX 信号从芯片输出经过 SAW 滤波器、 π 型网络和匹配网络到天线口。RX 信号从天线口经过匹配网络、 π 型网络、SAW 滤波器到芯片。

图3-7 BT 走线参考




- 插损越小越好，最好小于 0.5dB。RF 通路 S11 推荐-15dB 以下。
- RF 走线远离高速信号线、时钟走线、电源线，避免平行走线，建议分层走线且有 GND 隔开，射频走线下面 3 层以内不能走线。
- 射频线阻抗控制 50Ω，RF 尽量表层走线，不跨层；最好参考第 3 层，将 2 层挖空处理，如不能满足则实际根据线宽和阻抗要求进行设计。
- 良好的地保护：表层射频线周围用地平面保护好，尽可能打地孔到主地平面；射频线两边与地的间隙需要尽量相等；除阻抗控制要求的净空以外，保持第二层地平面的完整性；第三层的地平面尽可能完整，严禁走数字信号线，当 GND 被割裂时务必注意回流路径，避免无回流或者与噪声电流共用回流孔。

3.6 晶体设计指导

32MHz 走线方案如图 3-8 所示。

- XIN、XOUT 是时钟输入输出管脚，时钟线容易产生射频干扰，应该远离射频模块。
- 晶体就近芯片放置，晶体投影区避免走敏感信号和干扰信号，投影区第二层确保有完整的地参考。
- XIN、XOUT 表层等长对称走线，要求远离射频信号、高速数字信号等，下左右包地，左右信号可以在地上打过孔隔离。

图3-8 32MHz 晶体走线参考



3.7 其他信号约束

- MIPI 高速信号，需要同层等长走线和包地处理，尽量走表层，如图 3-9 所示，MIPI 信号按照单端 50Ω、差分 100Ω走线阻抗处理，以保证信号完整性。
- 高速 IO 和高速时钟信号如 QSPI0，尽量在内层同层等长走线，包地隔离处理，如图 3-10 所示。
- AUX ADC 模拟信号应该内层走线，包地保护。
- AMIC 的差分输入信号按照差分紧耦合走线，四面包地（非射频地），与电源、时钟、射频等强干扰信号拉开距离，不与相邻层强干扰信号平行布线；隔直电容靠近芯片口处放置，33pF 的滤波电容靠近芯片口放置；MICBIAS 走线尽量四面包地。
- AMIC 单端连接方式下，输入信号 N 端滤波电容的 GND 需要和 MIC 器件的 GND 接在一起。
- AMIC 信号按照单端 35Ω、差分 70Ω走线阻抗处理，以保证信号完整性。

图3-9 MIPI 走线参考





图3-10 QSPI0 走线参考



3.8 地处理

- 建议芯片每个地 Ball 底都确保有一个孔到主地上，确保回流路径寄生最小。
- RF 部分的地处理请参考图 3-11、图 3-12。

图3-11 RF 部分 PCB 表层地处理





图3-12 RF 部分 PCB 第二层地处理



- RF 区域尽量打 GND 孔到主地，保证 RF 参考地平面完整。
- B23、C22、C24 三个管脚为功率地，需在表层连接在一起，不与表层地相连，打孔单点下主地，以二阶板主地在 4 层为例，如图 3-13 所示。

图3-13 功率地处理





图3-16 音频部分地处理



4 封装

4.1 概述

4.2 封装视图

4.1 概述

YH601S/YH601M 采用 FCCSP 封装，焊球 248 个，封装尺寸 6.5mm×6.1mm，管脚间距为 0.35mm，器件高度 Normal 0.9mm。无铅封装，遵从 Green 标准。

4.2 封装视图

详细封装如图 4-1 ~ 图 4-4 所示，封装尺寸参数如图 4-5 所示。

图4-1 芯片封装顶视图




图4-2 芯片封装底视图




图4-3 芯片封装侧视图




图4-4 芯片 Detail A 放大图




图4-5 芯片封装参数说明表

Symbol	Dimension In mm			Dimension In Inch		
	MIN	NOM	MAX	MIN	NOM	MAX
A	0.834	0.900	0.966	0.033	0.035	0.038
A1	0.100	0.150	0.200	0.004	0.006	0.008
A2	0.708	0.750	0.792	0.028	0.030	0.031
A3	0.500	0.530	0.560	0.020	0.021	0.022
c	0.190	0.220	0.250	0.007	0.009	0.010
D	6.450	6.500	6.550	0.254	0.256	0.258
E	6.050	6.100	6.150	0.238	0.240	0.242
D1	—	5.693	—	—	0.224	—
E1	—	5.198	—	—	0.205	—
eS	—	0.350	—	—	0.014	—
eDS	—	0.495	—	—	0.019	—
eES	—	0.495	—	—	0.019	—
b	0.170	0.220	0.270	0.007	0.009	0.011
aaa	0.100			0.004		
ccc	0.200			0.008		
ddd	0.080			0.003		
eee	0.150			0.006		
fff	0.050			0.002		
MD/ME	24/22					

NOTE :

1. CONTROLLING DIMENSION : MILLIMETER.

② PRIMARY DATUM C AND SEATING PLANE ARE DEFINED BY THE SPHERICAL CROWNS OF THE SOLDER BALLS.

③ DIMENSION b IS MEASURED AT THE MAXIMUM SOLDER BALL DIAMETER, PARALLEL TO PRIMARY DATUM C.

④ THE PATTERN OF PIN 1 FIDUCIAL IS FOR REFERENCE ONLY.

5. b IS SOLDER BALL DIAMETER = 0.22 mm (BEFORE REFLOW).

BGA PAD SOLDER MASK OPENING = 0.20 mm.

PKG BALL DIAMETER = 0.23 mm (AFTER REFLOW).

5 热设计建议

- 5.1 极限工作环境
- 5.2 芯片结温要求
- 5.3 芯片封装热阻
- 5.4 电路热设计参考

5.1 极限工作环境

须知

超过极限工作环境参数数值，可能导致芯片物理损伤。

极限工作环境参数如表 5-1 所示。

表5-1 极限工作环境参数

参数	符号	最小值	最大值	单位
环境温度	T _A	-30	85	°C
焊接温度	T _P	-	260	°C
极限结温	T _{JMAX}	-30	125	°C

说明

- 极限工作环境参数仅用于评估，不用于实际应用。

- Ta 温度范围内只保证基础功能，本文中体现的最优 RF 性能仅适用-10°C ~ +55°C温度范围。

5.2 芯片结温要求

须知

- 芯片的极限结温的最大值为 125°C，任何条件下芯片的结温都不能大于该数值。
- 芯片的长期工作结温的最大值为 105°C，正常工作条件下芯片的结温应该小于该数值。
- 在短期工作条件下，芯片可以容忍超过 105°C（长期工作结温的最大值）而小于 125°C（极限结温的最大值）的高温，但长时间工作在超过 105°C（长期工作结温的最大值）结温下会导致芯片寿命缩减。
- 根据 GR-63-CORE 标准，短期工作条件定义为每次持续时间不超过 96 小时，并且每年累计时间不超过 15 天。

表5-2 芯片的结温要求

封装形式	正常工作结温下限(°C)	长期工作最大结温(°C)	短期工作上限结温(°C)	破坏性最大结温(°C)	生命周期定义
FCCSP	-30	105	125	125	5 年

5.3 芯片封装热阻

热阻基于 JEDEC JESD51-2 标准给出，应用时的系统设计及环境可能与 JEDEC JESD51-2 标准不同，需要根据应用条件作出分析。

表5-3 芯片热阻

参数	符号	数值	单位
Junction-to-ambient thermal resistance	θ_{JA}	-	°C/W
Junction-to-case	θ_{JC}	10.88	°C/W

参数	符号	数值	单位
thermal resistance			
Junction-to-top center of case thermal resistance	Ψ_{JT}	-	°C/W
Junction-to-board thermal resistance	θ_{JB}	6.89	°C/W

说明

热阻为仿真值，用于初步的热仿真评估。

上述封装热阻参数仿真环境是 JEDEC 标准的 4 层 PCB，如图 5-1 所示。

图5-1 JEDEC 标准的 4 层 PCB 参数



5.4 电路热设计参考

结合产品结构和热设计，器件布局建议如下：

- 单板上大功耗且易产生热量的器件要均匀分布，避免局部过热，影响器件可靠性和散热效率。
- 合理设计结构，保证产品内部与外界有热交换途径。
- 对单板关键发热器件充分进行极端应用场景的温升测试，确保器件在安全的温度范围内长期可靠工作。
- 必要情况下，关键发热器件可以增加散热片，进一步提升散热效果。

6 焊接工艺建议

【目的】

本章提供了客户在使用芯片 SMT（Surface Mounted Techonlogy）时各温区温度基本设置的参数建议。

【适用范围】

YH601S/YH601M 芯片产品。

【基本信息】

提供给客户端的产品均为 RoHS 产品，即均是 Lead-free（无铅）产品；本章主要介绍客户端在使用芯片做回流焊时的工艺控制：无铅工艺和混合工艺。

【回流焊工艺控制】

定义说明：

- 芯片：给客户的芯片均为 RoHS 产品，均满足无铅要求。
- 无铅工艺：所有器件（主板/所有 IC/电容电阻等）均为无铅器件，并使用无铅锡膏的纯无铅工艺。


6.1 无铅回流焊工艺参数要求

6.2 混合回流焊工艺参数要求

6.1 无铅回流焊工艺参数要求

无铅回流焊接工艺曲线如图 6-1 所示。

图6-1 无铅回流焊接工艺曲线



无铅回流焊工艺参数如表 6-1 所示。

表6-1 无铅回流焊工艺参数

区域	时间	升温速率	峰值温度	降温速率
预热区 (40℃ ~ 150℃)	60 ~ 150 s	≤2.0℃/s	-	-
均温区 (150℃ ~ 200℃)	60 ~ 120 s	< 1.0℃/s	-	-
回流区 (> 217℃)	60 ~ 90 s	-	230℃ ~ 260 °C	-
冷却区 (Tmax ~ 180℃)	-	-	-	1.0℃/s ≤ Slope ≤ 4.0℃/s

说明

- 预热区：温度由 40℃ ~ 150℃，温度上升速率控制在 2℃/s 左右，该温区时间为 60s ~ 150s。
- 均温区：温度由 150℃ ~ 200℃，稳定缓慢升温，温度上升速率小于 1℃/s，且该区域时间控制在 60s ~ 120s（注意：该区域一定缓慢受热，否则易导致焊接不良）。

- 回流区：温度由 217℃ ~ Tmax ~ 217℃，整个区间时间控制在 60s ~ 90s。
- 冷却区：温度由 Tmax ~ 180℃，温度下降速率最大不能超过 4℃/s。
- 温度从室温 25℃升温到 250℃时间不应该超过 6 分钟。
- 该回流焊曲线仅为推荐值，客户端需根据实际生产情况做相应调整。
- 回流时间以 60 ~ 90 s 为目标，对于一些热容较大无法满足时间要求的单板可将回流时间放宽至 120s。封装体耐温标准参考 IPC/JEDEC J-STD-020D 标准，封装体测温方法参考 JEP 140 标准。

IPC/JEDEC J-STD-020D 标准，封装体测温方法按照 JEP 140 标准要求：IPC/JEDEC 020D 中的无铅器件封装体耐温标准如表 6-2 所示。

表6-2 IPC/JEDEC 020D 中的无铅器件封装体耐温标准

Package Thickness	Volume mm ³ < 350	Volume mm ³ 350 ~ 2000	Volume mm ³ > 2000
< 1.6mm	260℃	260℃	260℃
1.6mm ~ 2.5mm	260℃	250℃	245℃
> 2.5mm	250℃	245℃	245℃

JEP140 推荐：对于厚度较小的器件，测量封装体温度时，直接将热电偶贴放在器件表面，对于厚度较大的器件，在器件表面钻孔埋入热电偶进行测量。由于量化器件厚度的要求，推荐全部采用在封装体表面钻孔埋入热电偶的方式（特别薄器件，无法钻孔除外）。如图 6-2 所示。

图6-2 热电偶安装示意图



说明

- 在组件下面安装热电偶时，最好先钻一个孔，然后穿过孔安装热电偶。
- 安装热电偶时，尽量避免线接触到孔内的铜层，这样才能得到欲测位置的温度。
- 热电偶安装到组件上表面时，应使用少量的隔热胶或者隔热带（Kapton）。

6.2 混合回流焊工艺参数要求

回流焊接过程中，如果出现器件混装现象，应首先保证无铅器件的正常焊接。具体要求如表 6-3 所示。

表6-3 混装回流焊工艺参数表

数值要求		有铅 BGA	无铅 BGA	其它器件
预热区 (40℃ ~ 150℃)	时间	60 ~ 150 s		
	升温斜率	< 2.5℃/s		
均温区 (150℃ ~ 183℃)	时间	30 ~ 90 s		
	升温斜率	< 1.0℃/s		
回流区 (> 183 °C)	峰值温度	210℃ ~ 240℃	220℃ ~ 240℃	210℃ ~ 245℃
	时间	30 ~ 120 s	60 ~ 120 s	30 ~ 120 s
冷却区 (Tmax ~ 150 °C)	降温斜率	1.0℃/s ≤ Slope ≤ 4.0℃/s		

说明

以上工艺参数要求均针对焊点温度。单板上焊点最热点和最冷点均需要满足以上规范要求。

曲线调制中，还需要满足单板上元器件的封装体耐温要求。封装体耐温标准按照 IPC/JEDEC J-STD-020D 标准，封装体测温方法按照 JEP 140 标准。

IPC/JEDEC 020D 中的有铅器件封装体耐温标准如表 6-4 所示。

表6-4 IPC/JEDEC 020D 中的有铅器件封装体耐温标准

Package Thickness	Volume mm ³ < 350	Volume mm ³ ≥350
< 2.5mm	235℃	220℃
≥2.5mm	220℃	220℃

体积计算中不计入器件焊端（焊球，引脚）和外部散热片。

JEP140 标准规定测量封装体温度方法同无铅工艺，请参见“[6.1 无铅回流焊工艺参数要求](#)”小节的详细说明。

Draft

7 潮敏参数

- 7.1 存放与使用
- 7.2 重新烘烤

7.1 存放与使用

【使用范围】

所有 YH601S/YH601M 芯片（潮敏产品）的存放和使用。

【存放环境】

建议产品真空包装存放，存放温度范围：大于等于-40℃，小于等于 150℃。推荐存放在 25℃的环境温度下。

【存储期限】(shelf life)

存放环境<30℃/60% RH 下，真空包装存放，存储期限 (shelf life) 不少于 12 个月。

【车间寿命】(floor life)

在环境条件<30℃/60%下，拆封后的暴露时间参考表 7-1。

表7-1 车间寿命（暴露时间）参照表

潮湿敏感等级 (MSL)	车间寿命	标准（暴露）环境条件
1	无限	≤30℃/85%RH
2	1 年	≤30℃/60%RH

潮湿敏感等级 (MSL)	车间寿命	标准 (暴露) 环境条件
2a	1 月	
3	1 周	
4	72 小时	
5	48 小时	
5a	24 小时	
6	使用前必须烘烤, 且必须在标签要求的时间内进行回流焊接	

【潮敏产品的使用】

产品在 $\leq 30^{\circ}\text{C}/60\%\text{RH}$ 下连续或累计暴露超过 2 个小时, 建议进行重新烘烤后再真空干燥包装。

产品在 $\leq 30^{\circ}\text{C}/60\%\text{RH}$ 下暴露累计没有超过 2 个小时, 可以不用重新烘烤, 但要更换新的干燥剂, 进行真空干燥包装。

本产品的潮敏参数等级为 3 级。

📖 说明

本文没有提到的存储及使用原则, 请直接参考 JEDEC J-STD-033A。

7.2 重新烘烤

【适用产品】

所有 YH601S/YH601M 芯片 (潮敏产品)

【使用范围】

需要重新烘烤的芯片 (潮敏产品)

【重新烘烤参考表】

表7-2 重新烘烤参考表

芯片厚度	MSL 潮敏等级	烘烤 125°C	烘烤 90°C/≤5% RH	烘烤 40°C/≤5% RH
≤1.4mm	2a	3h	11h	5day
	3	7h	23h	9day
	4	7h	23h	9day
	5	7h	24h	10day
	5a	10h	24h	10day
≤2.0mm	2a	16h	2day	22day
	3	17h	2day	23day
	4	20h	3day	28day
	5	25h	4day	35day
	5a	40h	6day	56day
≤4.5mm	2a	48h	7day	67day
	3	48h	8day	67day
	4	48h	10day	67day
	5	48h	10day	67day
	5a	48h	10day	67day

说明

- 此表中显示的均是受潮后，必须的最小的烘烤时间。
- 重新烘烤优先选择低温烘烤。
- 详细情况请参考 JEDEC。

8 关键器件选型

本章提到的关键器件，指的是器件参数会直接影响产品的关键性能、电源效率、系统可靠性等关键指标，客户要遵循以下器件选型建议。

8.1 BUCK 功率电感及电容选型

8.2 带通滤波器选型

8.3 XO 选型

8.4 Nor Flash 选型

8.5 Nand Flash 选型

8.1 BUCK 功率电感及电容选型

芯片的功率电感选型，直接影响到 BUCK 电源的纹波、效率及环路可靠性。

功率电感选型要求：

- 额定电感量： $2.2\mu\text{H} \pm 20\% @ 1\text{MHz}$
- 额定电流： $\geq 1.2\text{A}$
- $\text{DCR} \leq 236\text{m}\Omega$

BUCK 输出 $10\mu\text{F}$ 电容，总体要求如下：

- 选择单体 $10\mu\text{F}$ 电容。
- 额定容量： $10\mu\text{F} \pm 20\%$ 。
- 电容耐压 $\geq 6.3\text{V}$ 。
- 温度范围：X5R 或 X7R。

- ESR 越小越好。

8.2 带通滤波器选型

带通滤波主要用于抑制带外杂散及阻塞，关键参数选型要求如表 8-1 所示供参考。

表8-1 带通滤波器选型主要参数

参数	工作条件	单位	最小值	典型值	最大值	备注
Frequency range	-	MHz	2402.5	2442	2481.5	-
Band width	-	MHz	-	79	-	-
Operating temperature range	-	°C	-30	-	85	-
Input terminating impedance	-	Ω	-	50	-	-
Output terminating impedance	-	Ω	-	50	-	-
Insertion loss	ch0 ~ ch26	dB	-	2.7	5.0	-30°C ~ +85°C
	ch27 ~ ch44	dB	-	1.6	2.5	
	ch45 ~ ch78	dB	-	2.7	5.0	
Amplitude ripple	2402.5 ~ 2481.5 MHz	dB	-	0.7	2.0	-30°C ~ +85°C
VSWR (Input)	2402.5 ~ 2481.5 MHz	-	-	1.5	2.0	-30°C ~ +85°C
VSWR (Output)	2402.5 ~ 2481.5 MHz	-	-	1.5	2.0	-30°C ~ +85°C
Absolute attenuation	699 ~ 960 MHz	dB	35	44	-	-
	1425 ~ 2170 MHz	dB	35	39	-	-
	2300 ~ 2370	dB	46	49	-	-

参数	工作条件	单位	最小值	典型值	最大值	备注
	MHz					
	2370 ~ 2380 MHz	dB	20	46	-	-
	2496~2500MHz	dB	10	39	-	-30℃ ~ +20℃
			20		-	+20℃ ~ +85℃
	2500 ~ 2505 MHz	dB	23	61	-	-30℃ ~ -10℃
			30		-	-10℃ ~ +25℃
			42		-	+25℃ ~ +85℃
	2505 ~ 2570 MHz	dB	47	52	-	-30℃ ~ -20℃
			50		-	-20℃ ~ +85℃
	2505 ~ 2690 MHz	dB	41	44	-	-
	4900 ~ 5805 MHz	dB	30	43	-	-
	7200 ~ 7500 MHz	dB	30	39	-	-

8.3 XO 选型

XO 器件选型要求请参见 “2.2 时钟参考设计” 章节。

8.4 Nor Flash 选型

单芯片 SPI Nor Flash 基本要求：

- 支持单线 SPI 及 4 线 QSPI 接口。
- 主芯片 NorFlash 接口最高工作速率 88.4MHz。
- 根据实际应用规模进行容量选型：大于等于 64Mbit。

- 工作电压：1.8V (1.7V ~ 1.95V)。
- Tpwd: Timing 要求下电后最少持续 100 μ s 后才能再次上电。
- 时序参数要求：t_{DVCH}≤3.96ns；t_{CHDX}≤4.56ns；t_{CLQV}≤7.1ns；t_{CLQX}≥0ns。
- 支持 4KB sector/32KB block/64KB block/chip ERASE。
- Flash ID 唯一。

8.5 Nand Flash 选型

单芯片 SPI Nand Flash 基本要求：

- 支持单线 SPI 及 4 线 QSPI 接口。
- 主芯片 NandFlash 接口最高工作速率 40MHz。
- 根据实际应用规模进行容量选型：推荐 1Gbit。
- 工作电压：1.8V (1.7V ~ 1.95V)。
- IO 驱动可调：优选 IO 的 Driver strength 有多档位可调。
- 时序参数要求：t_{DVCH}≤4.3ns；t_{CHDX}≤4.39ns；t_{CLQV}≤20ns；t_{CLQX}≥0ns。
- Flash ID 唯一。

📖 说明

t_{CLQV}/tv: Clock Low to Output Valid/输出延迟时间。

t_{CLQX}/tho: Output Hold Time/数据输出保持时间。

t_{DVCH}/tdsu: Data in setup time/数据输入建立时间。

t_{CHDX}/tdh: Data in hold time/数据输入保持时间。

A 缩略语

A		
ADC	Analog-To-Digital Converter	模数转换器
AMIC	Analog Microphone	模拟麦克风
AON	Always ON	常电
B		
BT	Bluetooth	蓝牙
E		
EMI	Electromagnetic Interference	电磁干扰
EMMC	Embedded Multimedia Controller	嵌入式多媒体控制器
G		
GPIO	General Purpose Input/Output	通用输入输出
H		
HSUART	High-Speed UART	高速通用异步收/发器
I		
I2C	The Inter-Integrated Circuit	I2C 总线

IC	Integrated Circuit	集成电路
IPC	Inter-Processor Communication	核间通信
J		
JEDEC	Joint Electron Device Engineering Council	联合电子设备工程委员会
L		
LDO	Low Dropout Regulator	低压差线性稳压器
M		
MCU	Micro Controller Unit	微控制单元
MEM	Memory	存储器件
P		
PCB	Printed Circuit Board	印刷电路板
PWM	Pulse Width Modulation	脉宽调制
Q		
QSPI	Queued SPI	队列串行外设接口
R		
RC	Resistance-Capacitance circuits	电路或复位电路
RF	Radio Frequency	射频
RH	Relative Humidity	相对湿度
S		
SDIO	Secure Digital Input/Output	安全数字输入输出接口
SIMO	Single-Input Multiple-Output	单收多发

SMT	Surface Mounted Techonlogy	表面贴装技术
SPI	Synchronous Peripheral Interface	串行外设接口
SWD	Serial Wire Debug	串行线调试
U		
UART	Universal Asynchronous Receiver & Transmitter	通用异步收发器

Draft